BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-154712

(43)公開日 平成11年(1999)6月8日

(51) Int.Cl. ⁶	i	識別記号	FΙ		
H01L	21/8247		H01L	29/78	3 7 1
	29/788		G11C	17/00	6 2 1 A
	29/792		H01L	27/10	4 3 4
G11C	16/04				
H01L	27/115				

審査請求 有 請求項の数6 OL (全8 頁)

(21)出願番号

特願平9-319753

(22)出願日

平成9年(1997)11月20日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 小山 健一

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 山下 穣平


(54) 【発明の名称】 不揮発性半導体記憶装置およびその製造方法

(57)【要約】

【課題】 メモリセルの髙集積化と低電圧化動作の両立 化が困難。

【解決手段】 半導体基板にソースおよびドレイン電極 用の不純物拡散層を有し、不純物拡散層により規定され るチャネル領域上にはゲート絶縁膜を介して第1の浮遊 ゲート電極42を有し、不純物拡散層上にはゲート絶縁 膜よりも薄いトンネル絶縁膜を介して第2の浮遊ゲート 電極47を有し、第1および第2の浮遊ゲート電極と接 続する第3の浮遊ゲート電極51を有し、第3の浮遊ゲ ート電極上に絶縁膜52を介して制御ゲート電極53を 有する。





【特許請求の範囲】

【請求項1】 半導体基板にソースおよびドレイン電極 用の不純物拡散層を有し、該不純物拡散層により規定さ れるチャネル領域上にはゲート絶縁膜を介して第1の浮 遊ゲート電極を有し、前記不純物拡散層上には前記ゲー ト絶縁膜よりも薄いトンネル絶縁膜を介して第2の浮遊 ゲート電極を有し、前記第1および第2の浮遊ゲート電 極と接続する第3の浮遊ゲート電極を有し、該第3の浮 遊ゲート電極上に絶縁膜を介して制御ゲート電極を有す ることを特徴とする不揮発性半導体記憶装置。

【請求項2】 請求項1に記載の不揮発性半導体記憶装 置において、前記第3の浮遊ゲート電極表面に凹凸が形 成されていることを特徴とする不揮発性半導体記憶装 置。

【請求項3】 請求項2に記載の不揮発性半導体記憶装 置において、前記第3の浮遊ゲート電極の膜厚を、下地 面の凹凸形状に対応して前記第3の浮遊ゲート電極表面 に凹凸形状が形成されるような厚さとしたことを特徴と する不揮発性半導体記憶装置。

【請求項4】 請求項1~3のいずれかの請求項に記載 20 の不揮発性半導体記憶装置の構成を有するセルが半導体 基板上に複数形成されており、各セル間の阻止分離法と して、前記半導体基板表面に溝を形成し、該溝を絶縁膜 で埋め込むトレンチ分離法を用いたことを特徴とする不 揮発性半導体記憶装置。

【請求項5】 半導体基板に、ゲート絶縁膜、第1の浮 遊ゲート電極用半導体膜、半導体酸化膜、半導体窒化膜 を順次形成する工程と、チャネル領域に相当する部分以 外の領域の、前記第1の浮遊ゲート電極用半導体膜、前 記半導体酸化膜、前記半導体窒化膜を除去した後、不純 30 物をイオン注入し、ソース/ドレイン拡散層を形成する 工程と、

該チャネル領域に相当する部分以外の領域の前記第1の ゲート酸化膜を除去した後、トンネル絶縁膜を形成し、 その表面に第2の浮遊ゲート電極用半導体膜を堆積し、 前記半導体基板上の該第2の浮遊ゲート電極用半導体膜 及び該トンネル絶縁膜を一部除去することで、前記第1 の浮遊ゲート電極用半導体膜の側壁部に前記第2の浮遊 ゲート電極用半導体膜を形成する工程と、

前記第1の浮遊ゲート電極用半導体膜の側壁部に形成さ 40 れた前記第2の浮遊ゲート電極用半導体膜をマスクとし て前記半導体基板に溝を形成し、該溝の内壁および前記 第2の浮遊ゲート電極用半導体膜表面に第1の絶縁膜を 形成した後、該溝を第2の絶縁膜で埋め込む工程と、 前記半導体窒化膜と前記半導体酸化膜を除去した後、前 記第1および第2の浮遊ゲート電極用半導体膜と電気的 に接続する第3の浮遊ゲート電極用半導体膜を形成し、 さらに該第3の浮遊ゲート電極用半導体膜上に第3の絶 縁膜を介して制御ゲート電極を設ける工程と、

造方法。

【請求項6】 請求項5に記載の不揮発性半導体記憶装 置の製造方法において、前記第3の浮遊ゲート電極用半 導体膜の膜厚を、下地面の凹凸形状に対応して前記第3 の浮遊ゲート電極用半導体膜表面に凹凸形状が形成され るような厚さとしたことを特徴とする不揮発性半導体記 憶装置の製造方法。

【発明の詳細な説明】

[0001]

10 【発明の属する技術分野】本発明は、不揮発性半導体記 憶装置およびその製造方法に係わり、特にフラッシュメ モリのメモリセル、およびその製造方法に好適に用いら れる不揮発性半導体記憶装置およびその製造方法に関す る。

[0002]

案されている。

【従来の技術】不揮発性シリコン記憶装置としては情報 の消去および書き込みが可能なEPROM、フラッシュ メモリ等が知られているが、これら不揮発性シリコン記 憶装置は、従来、シリコン基板表面にトンネル酸化膜、 電荷蓄積を目的とした浮遊ゲート電極層、電極間絶縁 膜、各メモリセルのワード線となる制御ゲート電極層を 形成し、積層構造のゲート電極に加工した後に、ソース ・ドレイン拡散層およびチャネル領域を形成し、その 後、各電極への金属配線を形成していた。

して例えば、Masataka Kato et.al. "A 0.4-µm Self-A ligned Contactless Memory Cell Technology Suitable for256-Mbit Flash Memories" 1994 IEDM Tech.Digest pp.921-923に示されているような、データ書き込み・ データ消去の動作時にファウラー・ノルドハイム (F N) 現象を利用して、トンネル酸化膜中の電子の通過を 実現する。いわゆるFN型のフラッシュメモリセルが提

【0003】この構造を有するフラッシュメモリセルと

【0004】このFN型メモリセルの構造及び製造方法 を図6に示す。まず、シリコン基板1上にトンネル酸化 膜2を形成し、この基板上に第1の浮遊ゲート電極用多 結晶シリコン膜3およびシリコン酸化膜4を形成する。 次に、フォトリソグラフィーとドライエッチング技術を 用い、シリコン酸化膜4.シリコン膜3を第1の浮遊ゲ ート電極形状に加工する。その後、シリコン窒化膜5を 堆積し、シリコン窒化膜5をエッチバックすることで、 図6(a)に示す構造を形成する。

【0005】次に、シリコン窒化膜5をマスク材料にし て、熱酸化を実施して各メモリセルを電気的に分離する フィールド酸化膜6を形成し、続けてシリコン窒化膜5 をホットリン酸を用いたウェットエッチングにより除去 し、その後、シリコン膜3、シリコン酸化膜4、フィー ルド酸化膜6をマスク材料にしてメモリセルのソース・ ドレイン拡散層7を形成するための砒素のイオン注入を を有することを特徴とする不揮発性半導体記憶装置の製 50 実施する(図6(b))。

【0006】さらに、シリコン酸化膜8を堆積して、と れをエッチバックすることでシリコン膜3間の溝を埋め 込んだ後、第2の浮遊ゲート電極用の多結晶シリコン膜 9を堆積し、これをフォトリソグラフィーとドライエッ チング技術を用い、シリコン膜9を第2の浮遊ゲート電 極形状に加工する。この時、第1,第2の浮遊ゲート電 極用シリコン膜3,9は電気的に接続した状態になるよ うに形成する。続けて、絶縁膜10,制御ゲート電極用 の多結晶シリコン膜 1 1を堆積し、これをフォトリソグ ラフィーとドライエッチング技術を用い、シリコン膜 1 10 の溝を埋め込み、素子分離幅 0.25μ mを実現する 1を制御ゲート電極形状に加工するとともに、第1,第 2の浮遊ゲート電極用シリコン膜3.9のドライエッチ ングも行い、各メモリセル毎の浮遊ゲート電極の分離を 行い、フラッシュメモリセルを作成する(図6

(c))。このフラッシュメモリセルにおいて、第2の 浮遊ゲート電極用シリコン膜9は制御ゲート電極11と の対向面積を増大させ、浮遊ゲート電極と制御ゲート電 極の容量結合を高める働きをしている。

【0007】しかしながら、このフラッシュメモリセル においては、メモリセル間の素子分離にフィールド酸化 20 膜を用いている。そのため、メモリセルの髙集積化が進 んでも、ある程度の素子分離特性を保つために、0.6 μm程度以上の素子分離幅は求められ、メモリセルの微 細化が困難になる。

【0008】とのような状況を解決するための一方法と して、Masataka Kato et.al. "A Shallow-Trench-Isola tion Flash Memory Technology with a Source-bias Pr ogramming Method" 1996 IEDM Tech.Digest pp.177-180 に示されているように、素子分離法としてシリコン基 板に溝構造を形成し、溝内をシリコン酸化膜で埋め込 み、素子分離幅を0.25μmまで低減できるメモリセ ル構造が提案されている。

【0009】以下、図4および図5を用いてメモリセル 構造と製造方法を示す。まず、シリコン基板20上にト ンネル酸化膜21を形成し、この基板上に第1の浮遊ゲ ート電極用多結晶シリコン膜22,シリコン酸化膜23 およびシリコン窒化膜24を形成する。次に、フォトリ ソグラフィーとドライエッチング技術を用い、シリコン 窒化膜24、シリコン酸化膜23 およびシリコン膜22 コン膜22.シリコン酸化膜23.シリコン窒化膜24 をマスク材料にしてメモリセルのソース・ドレイン拡散 層25を形成するための砒素のイオン注入を実施する (図4(a))。

【0010】その後、シリコン膜22の側壁を熱酸化し てシリコン酸化膜33を形成し、続けてシリコン窒化膜 26とシリコン酸化膜27を堆積し、シリコン酸化膜2 7.シリコン窒化膜26をエッチバックすることで、第 1の浮遊ゲート電極側壁にシリコン窒化膜26とシリコ ン酸化膜27のサイドウォールを形成する。このサイド 50 の結果、このフラッシュメモリセルを操作するために

ウォールをマスク材にしてシリコン基板20をドライエ ッチングして各メモリセル間に溝を掘った後、シリコン 基板20の溝表面を熱酸化することでシリコン酸化膜2 8を形成する(図4(b))。

【0011】次に、シリコン酸化膜29の堆積と、この シリコン酸化膜29のエッチバックにより、サイドウォ ール27とシリコン酸化膜28表面を被覆するシリコン 酸化膜29を形成した後、シリコン膜30の堆積と、と のシリコン膜30のエッチバックにより、メモリセル間 (図4 (c))。

【0012】次に、シリコン膜30の表面を熱酸化した 後、シリコン窒化膜24を、ホットリン酸を用いたウェ ットエッチングにより除去する(図5(d))。

【0013】続けて、シリコン酸化膜23をドライエッ チングにより除去した後、第2の浮遊ゲート電極用の多 結晶シリコン膜32を堆積し、これをフォトリソグラフ ィーとドライエッチング技術を用い、シリコン膜32を 第2の浮遊ゲート電極形状に加工する。この時、第1, 第2の浮遊ゲート電極用シリコン膜22,32は電気的 に接続した状態になる。続けて、絶縁膜33,制御ゲー ト電極用の多結晶シリコン膜34を堆積し、これをフォ トリソグラフィーとドライエッチング技術を用い、シリ コン膜34を制御ゲート電極形状に加工するとともに、 第1, 第2の浮遊ゲート電極用シリコン膜22, 32の ドライエッチングも行い、各メモリセル毎の浮遊ゲート 電極の分離を行い、フラッシュメモリセルを作成する (図5 (e))。このフラッシュメモリセルにおいて、 第2の浮遊ゲート電極用シリコン膜32は制御ゲート電 30 極34との対向面積を増大させ、浮遊ゲート電極と制御 ゲート電極の容量結合を髙める働きをしている。

[0014]

【発明が解決しようとする課題】しかしながら、図5 (e) に示すように、メモリセルの高集積化のために素 子分離幅を0.25μmと狭めた結果、隣接するメモリ セルの第2の浮遊ゲート電極用シリコン膜32は、素子 分離にフィールド酸化膜を用いた場合に比べ接近する。 また、第2の浮遊ゲート電極用シリコン膜32の加工技 術が従来と同じ場合には、第2の浮遊ゲート電極用シリ を第1の浮遊ゲート電極形状に加工する。その後、シリ 40 コン膜32の分離間隔は従来と同じになるため、素子分 離領域に突きだしている部分の第2の浮遊ゲート電極用 シリコン膜32の面積が減少することになる。その結 果、第2の浮遊ゲート電極用シリコン膜32と制御ゲー ト電極34の対向面積が減少し、浮遊ゲート電極と制御 ゲート電極の容量結合も低減する。このため、制御ゲー ト電極34に電圧を印加し、浮遊ゲート電極22,32 を介してトンネル酸化膜21に電界を加える場合、従来 と同じ電界をトンネル酸化膜21に加えるためには、よ り高い電圧を制御ゲート電極に印加する必要がある。そ

は、より高い値の電源電圧が必要になり、素子の低電圧 化、低消費電力化が困難になる。

[0015]

【課題を解決するための手段】本発明の不揮発性半導体 記憶装置は、半導体基板にソースおよびドレイン電極用 の不純物拡散層を有し、該不純物拡散層により規定され るチャネル領域上にはゲート絶縁膜を介して第1の浮遊 ゲート電極を有し、前記不純物拡散層上には前記ゲート 絶縁膜よりも薄いトンネル絶縁膜を介して第2の浮遊ゲ ート電極を有し、前記第1および第2の浮遊ゲート電極 10 と接続する第3の浮遊ゲート電極を有し、該第3の浮遊 ゲート電極上に絶縁膜を介して制御ゲート電極を有する ことを特徴とする。

【0016】また本発明の不揮発性半導体記憶装置の製 造方法は、半導体基板に、ゲート絶縁膜、第1の浮遊ゲ ート電極用半導体膜、半導体酸化膜、半導体窒化膜を順 次形成する工程と、チャネル領域に相当する部分以外の 領域の、前記第1の浮遊ゲート電極用半導体膜、前記半 導体酸化膜、前記半導体窒化膜を除去した後、不純物を イオン注入し、ソース/ドレイン拡散層を形成する工程 20 と、該チャネル領域に相当する部分以外の領域の前記第 1のゲート酸化膜を除去した後、トンネル絶縁膜を形成 し、その表面に第2の浮遊ゲート電極用半導体膜を堆積 し、前記半導体基板上の該第2の浮遊ゲート電極用半導 体膜及び該トンネル絶縁膜を一部除去することで、前記 第1の浮遊ゲート電極用半導体膜の側壁部に前記第2の 浮遊ゲート電極用半導体膜を形成する工程と、前記第1 の浮遊ゲート電極用半導体膜の側壁部に形成された前記 第2の浮遊ゲート電極用半導体膜をマスクとして前記半 遊ゲート電極用半導体膜表面に第1の絶縁膜を形成した 後、該溝を第2の絶縁膜で埋め込む工程と、前記半導体 窒化膜と前記半導体酸化膜を除去した後、前記第 1 およ び第2の浮遊ゲート電極用半導体膜と電気的に接続する 第3の浮遊ゲート電極用半導体膜を形成し、さらに該第 3の浮遊ゲート電極用半導体膜上に第3の絶縁膜を介し て制御ゲート電極を設ける工程と、を有することを特徴 とする。

【0017】(作用)本発明においては、1)素子分離 法として半導体基板に形成した溝構造の素子分離を用 い、かつメモリセルのトンネル領域の面積を低減すると とで、制御ゲート電極-浮遊ゲート電極間および浮遊ゲ ート電極-半導体基板間の電気容量結合比を変更し、制 御ゲート電極に印加した電圧がトンネル絶縁膜へ電界を 加え易くすることで、メモリセルの高集積化と素子の低 電圧動作実現を可能にできる。

【0018】本発明を用いることで向上する特性向上と しては、1)素子分離法として半導体基板に形成した溝 構造の素子分離を用い、メモリセルの高集積化を実現す ると共に、2)メモリセルのチャネル長を変更すること 50 用多結晶シリコン膜42の側部にも酸化膜が形成され

なくトンネル絶縁膜で規定されるトンネル領域の面積を 低減することで、メモリセルの浮遊ゲート電極と半導体 基板間の容量結合を低減し、その結果、制御ゲート電極 - 浮遊ゲート電極間および浮遊ゲート電極 - 半導体基板 間の電気容量結合比を変更し、制御ゲート電極に印加し た電圧がトンネル絶縁膜へ電界を加え易くしたことで素 子の低電圧動作を実現し、3) さらに、浮遊ゲート電極 と制御ゲート電極の対向面積を増大させ、素子の低電圧 動作を実現する。

6

[0019]

【実施例】以下、本発明の実施例について図面を用いて 説明する。ことでは本発明の不揮発性半導体記憶装置と して代表的なフラッシュメモリを取り上げて説明する が、本発明はEPROM等の他の不揮発性半導体記憶装 置にも適用することができる。本実施例において用いた メモリセルでは、半導体膜としてシリコン膜、ゲート絶 縁膜としてシリコン酸化膜、絶縁膜としてシリコン酸化 膜、半導体基板としてシリコン基板を用いている。

【0020】図1(a)~(c)及び図2(d),

(e)は本発明の第1の実施例で説明に用いるメモリセ ル形成工程および構造を示した模式図である。図3は本 発明の第2の実施例で説明に用いるメモリセル構造を示 した模式図である。以下、図を用いて順次説明する。

[実施例1]本発明の第1の実施例について図1及び図 2を用いて説明する。

【0021】シリコン基板40上に、まず第1のゲート 酸化膜41 (膜厚150Å)を900℃の熱酸化で形成 した後、第1の浮遊ゲート電極用多結晶シリコン膜42 (膜厚1500点)、シリコン酸化膜43 (膜厚100 導体基板に溝を形成し、該溝の内壁および前記第2の浮 30 Å)、およびシリコン窒化膜44(膜厚1500Å)を CVD法を用い順次形成する。その後、リソグラフィー とシリコン窒化膜・シリコン酸化膜・シリコン膜のドラ イエッチング技術により、メモリセルのチャネル領域に 相当する部分以外の領域の前記第1の浮遊ゲート電極用 多結晶シリコン膜42、第1の半シリコン酸化膜43、 および第1のシリコン窒化膜44を除去する。その後、 第1の浮遊ゲート電極用多結晶シリコン膜42、第1の シリコン酸化膜43、および第1のシリコン窒化膜44 をマスクにしてN型不純物(例えば砒素)をイオン注入 (イオン注入条件は例えばエネルギー30keV、注入 量3×10¹⁵cm⁻²) し、ソース/ドレイン拡散層45 を形成する(図1(a))。

> 【0022】この後、第1の浮遊ゲート電極用多結晶シ リコン膜42、第1のシリコン酸化膜43、および第1 のシリコン窒化膜44をマスクにして、メモリセルのチ ャネル領域に相当する部分以外の領域の前記第1のゲー ト酸化膜41を希フッ酸を用いてエッチング除去する。 このゲート酸化膜41を除去した領域には、第1のトン ネル酸化膜46を形成し(同時に第1の浮遊ゲート電極

る)、その表面に第2の浮遊ゲート電極用多結晶シリコ ン膜47 (膜厚は例えば1000人)をCVD法で堆積 し、このシリコン膜47をエッチバックすることで、前 記第1の浮遊ゲート電極の側壁に前記第2の浮遊ゲート 電極47を形成し、続けてシリコン酸化膜46もシリコ ン酸化膜のドライエッチングで露出部分のシリコン酸化 膜46を除去する(図1(b))。続いて、例えば90 0℃の熱酸化を行いシリコン膜47の表面に、例えば膜 厚200点のシリコン酸化膜48を形成する。

【0023】さらに、前記第1, 第2の浮遊ゲート電極 10 をマスクにしてシリコン基板40の露出部分にシリコン 膜のドライエッチングを施し、シリコン基板40露出部 分に溝(溝深さは例えば1μm、溝幅は例えば0.25 µm)を形成する。その後、例えば900℃の熱酸化を 行い、シリコン基板40の溝側壁にシリコン酸化膜49 (膜厚は例えば150A)を形成する(図1(c))。 【0024】その後、膜厚5000点のシリコン酸化膜 50をCVD法で堆積し、シリコン基板表面の溝を埋め 込んだ後、シリコン酸化膜50のエッチングを行い、シ リコン窒化膜44の表面を露出させる(図2(d))。 続けて、ホットリン酸を用いたシリコン窒化膜44のエ ッチングを行い、さらにフッ酸を用いて膜厚100人分 のシリコン酸化膜のエッチングを行い、シリコン酸化膜 43を除去する。

【0025】その後、第3の浮遊ゲート電極用の多結晶 シリコン膜51 (膜厚5000点)をCVD法で堆積し シリコン基板40表面を平坦化する。なお、前記第1の 浮遊ゲートポリシリコン42と第2の浮遊ゲートポリシ リコン47は第3の浮遊ゲートポリシリコン51を介し て電気的に接続する。続けて、第3の浮遊ゲートポリシ 30 リコン51をフォトリソグラフィとシリコン膜のドライ エッチングにより、浮遊ゲート電極形状に加工する。続 けて900℃の熱酸化を行い、第3の浮遊ゲートポリシ リコン51上にシリコン酸化膜52(膜厚は例えば18 0A)を形成し、さらに制御ゲート用ポリシリコン膜5 3をCVD法で堆積し、その後フォトリソグラフィドラ イエッチング技術を用い、制御ゲート電極53を加工 し、フラッシュメモリセルを形成する(図2(e))。 最後に、これらのパターンを覆うように絶縁膜をシリコ ンタクトホールおよび、金属配線を形成する。

[実施例2]本発明の第2の実施例について図1、図2 および図3を用いて説明する。

【0026】シリコン基板40上に、まず第1のゲート 酸化膜41 (膜厚150点)を900℃の熱酸化で形成 した後、第1の浮遊ゲート電極用多結晶シリコン膜42 (膜厚1500点)、シリコン酸化膜43(膜厚100 A)、およびシリコン窒化膜44(膜厚1500A)を CVD法を用い順次形成する。その後、リソグラフィー とシリコン窒化膜・シリコン酸化膜・シリコン膜のドラ 50 の幅 t 等を考慮して適宜設定される。なお、前記第1の

イエッチング技術により、メモリセルのチャネル領域に 相当する部分以外の領域の前記第1の浮遊ゲート電極用 多結晶シリコン膜42、第1のシリコン酸化膜43、お よび第1のシリコン窒化膜44を除去する。その後、第 1の浮遊ゲート電極用多結晶シリコン膜42、第1のシ リコン酸化膜43、および第1のシリコン窒化膜44を マスクにしてN型不純物(例えば砒素)をイオン注入 (イオン注入条件は例えばエネルギー30keV、注入 量3×1015cm-1)し、ソース/ドレイン拡散層45 を形成する(図l(a))。

【0027】この後、第1の浮遊ゲート電極用多結晶シ リコン膜42、第1のシリコン酸化膜43、および第1 のシリコン窒化膜44をマスクにして、メモリセルのチ ャネル領域に相当する部分以外の領域の前記第1のゲー ト酸化膜41を希フッ酸を用いてエッチング除去する。 このゲート酸化膜41を除去した領域には、第1のトン ネル酸化膜46を形成し(同時に第1の浮遊ゲート電極 用多結晶シリコン膜42の側部にも酸化膜が形成され る)、その表面に第2の浮遊ゲート電極用多結晶シリコ 20 ン膜47 (膜厚は例えば1000Å)をCVD法で堆積 し、このシリコン膜47をエッチバックすることで、前 記第1の浮遊ゲート電極の側壁に前記第2の浮遊ゲート 電極47を形成し、続けてシリコン酸化膜46もシリコ ン酸化膜のドライエッチングで露出部分のシリコン酸化 膜46を除去する(図1(b))。続いて、例えば90 0℃の熱酸化を行いシリコン膜47の表面に、例えば膜 厚200人のシリコン酸化膜48を形成する。

【0028】さらに、前記第1, 第2の浮遊ゲート電極 をマスクにしてシリコン基板40の露出部分にシリコン 膜のドライエッチングを施し、シリコン基板40露出部 分に溝(溝深さは例えば1μm、溝幅は例えば0.25 µm)を形成する。その後、例えば900℃の熱酸化を 行い、シリコン基板40の溝側壁にシリコン酸化膜49 (膜厚は例えば150A)を形成する(図1(c))。 【0029】その後、膜厚5000Aのシリコン酸化膜 50をCVD法で堆積し、シリコン基板表面の溝を埋め 込んだ後、シリコン酸化膜50のエッチングを行い、シ リコン窒化膜44の表面を露出させる(図2(d))。 続けて、ホットリン酸を用いたシリコン窒化膜44のエ ン基板40の全面に形成し、メモリセルの各電極へのコ 40 ッチングを行い、さらにフッ酸を用いて膜厚100A分 のシリコン酸化膜のエッチングを行い、シリコン酸化膜 43を除去する。その後、第3の浮遊ゲート電極用の多 結晶シリコン膜61 (膜厚1000点)をCVD法で堆 積する。との結果、シリコン膜61表面には下地に依存 して凹状の窪みが形成される。このようにシリコン膜6 1表面に凹状の窪みが形成されるのは前述した実施例1 と比べシリコン膜61の膜厚を薄くしたからである。表 面に凹部を形成する場合のシリコン膜61の膜厚は、下 地の形状、特に図3に示す第2の浮遊ゲート電極47間

(6)

浮遊ゲートポリシリコン42と第2の浮遊ゲートポリシ リコン47は第3の浮遊ゲートポリシリコン61を介し て電気的に接続する。続けて、第3の浮遊ゲートポリシ リコン61をフォトリソグラフィとシリコン膜のドライ エッチングにより、浮遊ゲート電極形状に加工する。続 けて900℃の熱酸化を行い、第3の浮遊ゲートポリシ リコン61上にシリコン酸化膜62(膜厚は例えば18 0A)を形成し、さらに制御ゲート用ポリシリコン膜6 3をCVD法で堆積し、その後フォトリソグラフィとド ライエッチング技術を用い、制御ゲート電極63を加工 10 である。 し、フラッシュメモリセルを形成する(図3)。最後 に、これらのパターンを覆うように絶縁膜をシリコン基 板40の全面に形成し、メモリセルの各電極へのコンタ クトホールおよび、金属配線を形成する。

[0030]

【発明の効果】本発明の効果は、不揮発性半導体メモリ の髙集積化と素子の低電圧動作実現を可能にする点であ

【0031】すなわち、本発明を用いれば、

1) 素子分離法として半導体基板に形成した溝構造の素 20 2, 4, 6, 8, 10, 21, 23, 27, 28, 2 子分離を用いるので、メモリセル専有面積の微細化が可 能である。また、メモリセルのトンネル領域の面積を低 滅する事で、制御ゲート電極-浮遊ゲート電極間および 浮遊ゲート電極 - 半導体基板間の電気容量結合比を変更 し、制御ゲート電極-浮遊ゲート電極の対向面積を増大 させることなく、すなわちメモリセルの専有面積を増大 させることなく、制御ゲート電極に印加した電圧がトン ネル絶縁膜へ電界を加え易くし、

*2) その結果、素子動作上制御ゲート電極に印加すべき 電圧の低電圧化が可能になる。さらに第3の浮遊ゲート 電極表面に凹状の形状を形成することで、さらにトンネ ル膜へ電界を加えやすい構造にし、その結果、制御ゲー ト電極へ印加する電圧を低減し、フラッシュメモリセル 等の不揮発性半導体メモリの電源電圧低電圧化の実現を 可能にする。

【図面の簡単な説明】

【図1】本発明の実施例1の製造工程を示す断面模式図

【図2】本発明の実施例1の製造工程を示す断面模式図 である。

【図3】本発明の実施例2の製造工程を示す断面模式図 である。

【図4】従来例の製造工程を示す断面模式図である。

【図5】従来例の製造工程を示す断面模式図である。

【図6】従来例の製造工程を示す断面模式図である。 【符号の説明】

1,20,40 シリコン基板

9, 31, 33, 41, 43, 46, 48, 49, 5

0,52 シリコン酸化膜

30 多結晶シリコン膜


3, 9, 22, 32, 42, 47, 51 浮遊ゲート・ シリコン膜


11,34,53 制御ゲート・シリコン膜

7, 25, 45 ソース・ドレイン拡散層


5, 24, 26, 44 シリコン窒化膜


【図2】







【図3】







[図6]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
SKEWED/SLANTED IMAGES				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.